# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-303412

(43)Date of publication of application: 13.11.1998

(51)Int.Cl.

H01L 29/78 H01L 21/336 H01L 21/285 H01L 21/8238 H01L 27/092

(21)Application number: 09-105000

(71)Applicant : SONY CORP

(22)Date of filing:

22.04.1997


(72)Inventor: KOMATSU YUJI

### (54) SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device and a fabrication method thereof in which the gate electrode can be made thick enough to block implantation of ions into a channel when a self-aligned diffusion layer is formed by ion implantation even if a material having a work function close to the midgap of silicon is employed in the gate electrode and an undue tensile stress is not applied to a gate oxide. SOLUTION: A gate electrode 11 is composed of WSix 13 and polysilicon 14 and the lower layer of WSix touches a gate oxide 12. Since the work function of WSix is close to the midgap of silicon, threshold voltage Vth can be

to the gate oxide can be lessened by making thin the WSix layer and the entire gate electrode can be made thick enough by depositing polysilicon on the WSix.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

#### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-303412

(43)公開日 平成10年(1998)11月13日


(51) Int.Cl. <sup>6</sup>		識別記号	FΙ					
H01L	29/78		H01L	29/78	3011	?		
	21/336	3 0 1	;	21/285	3011	301T		
	21/285 21/8238		:	27/08	3 2 1 D			
	27/092		審査請求	大繭求,	請求項の数26	OL	(全 12 頁)	
(21)出願番号 特願平9-105000		(71) 出願人	(71)出願人 000002185 ソニー株式会社					
(22)出顧日		平成9年(1997)4月22日	(72)発明者	小松 补			-	
			(74)代理人	. 弁理士	半田 昌男			

## (54) 【発明の名称】 半導体装置及びその製造方法

#### (57)【要約】

【課題】 ゲート電極に仕事関数がシリコンのミッドギャップ付近にある材料を用いた場合でも、イオン注入による自己整合拡散層を形成する際のイオンがチャネルに注入されるのを阻止することができる程度にゲート電極を厚くでき、かつ、ゲート酸化膜に過剰な引っ張り応力を加えることのない半導体装置及びその製造方法を提供する。

【解決手段】 ゲート電極11はWSi、13とボリシリコン14からなり、下層のWSi、がゲート酸化膜12と接する。WSi、の仕事関数はシリコンのミッドギャップ付近にあるため、しきい値電圧 $V_{th}$ を適正な値に制御できる。WSi、の膜厚を薄くすることによりゲート酸化膜に加わる引っ張り応力は軽減され、WSi、の上にボリシリコンを形成することにより、ゲート電極全体の膜厚を十分に厚くできる。



【特許請求の範囲】

【請求項1】 チャネルの上にゲート酸化膜を介して形 成されたゲート電極を有する半導体装置において、前記 ゲート電極は、前記ゲート酸化膜に接する下層が高融点 金属シリサイド、上層がポリシリコンからなる二層構造 であることを特徴とする半導体装置。

【請求項2】 前記髙融点金属シリサイドは、タングス テンシリサイド (WSi,)、モリブデンシリサイド (MoSi,)、タンタルシリサイド(TaSi,)及 びチタンシリサイド (TiSi,) のうちのいずれかー 10 つである請求項1記載の半導体装置。

【請求項3】 前記高融点金属シリサイドの膜厚は、最 大でも前記ポリシリコンの膜厚の3分の1である請求項 1記載の半導体装置。

【請求項4】 前記半導体装置は電界効果トランジスタ であり、前記高融点金属シリサイドの膜厚は、前記電界 効果トランジスタのしきい値電圧を所定の値に制御する ことができる厚さであり、前記ゲート電極全体の膜厚 は、ソース/ドレイン拡散層を形成する際の不純物イオ ンがチャネル領域に注入されるのを阻止することができ る程度に厚く、かつ、下層のゲート酸化膜に加える引っ 張り応力を十分抑えることができる程度に薄くしたもの である請求項1記載の半導体装置。

【請求項5】 前記ポリシリコンは、砒素(As)、燐 (P) 及びボロン (B) のうちのいずれか一つ以上がド ーピングされている請求項1記載の半導体装置。

【請求項6】 前記高融点金属シリサイドは、高融点金 属フッ化物とクロロシラン系化合物とを含む混合ガスを 用いたCVD法により形成したことを特徴とする請求項 1記載の半導体装置。

【請求項7】 前記半導体装置は、相補型MOS(CM OS)トランジスタである請求項1記載の半導体装置。

【請求項8】 チャネルの上にゲート酸化膜を介して形 成されたゲート電極を有する半導体装置において、前記 ゲート電極を、前記ゲート酸化膜に接する下層が高融点 金属シリサイド、中層が金属窒化物、上層がポリシリコ ンからなる三層構造としたことを特徴とする半導体装

【請求項9】 前記髙融点金属シリサイドは、タングス テンシリサイド (WSi<sub>\*</sub>)、モリブデンシリサイド (MoSi,)、タンタルシリサイド(TaSi,)及 びチタンシリサイド(TiSi、)のうちのいずれか一 つである請求項8記載の半導体装置。

【請求項10】 前記高融点金属シリサイドの膜厚は、 最大でも前記ポリシリコンの膜厚の3分の1である請求 項8記載の半導体装置。

【請求項11】 前記半導体装置は電界効果トランジス タであり、前記髙融点金属シリサイドの膜厚は、前記電 界効果トランジスタのしきい値電圧を所定の値に制御す ることができる厚さであり、前記ゲート電極全体の膜厚 50 を用いたCVD法により形成したことを特徴とする請求

は、ソース/ドレイン拡散層を形成する際の不純物イオ ンがチャネル領域に注入されるのを阻止することができ

る程度に厚く、かつ、下層のゲート酸化膜に加える引っ 張り応力を十分抑えることができる程度に薄くしたもの である請求項8記載の半導体装置。

【請求項12】 前記ポリシリコンは、砒素(As)、 燐(P)及びボロン(B)のうちのいずれか一つ以上が ドーピングされている請求項8記載の半導体装置。

【請求項13】 前記髙融点金属シリサイドは、髙融点 金属フッ化物とクロロシラン系化合物とを含む混合ガス を用いたCVD法により形成したことを特徴とする請求 項8記載の半導体装置。

【請求項14】 前記半導体装置は、相補型MOS(C MOS)トランジスタである請求項8記載の半導体装 置。

【請求項15】 チャネルの上にゲート酸化膜を介して 形成されたゲート電極を有し、かつ、チャネルの両端部 にLDD層を有する半導体装置において、

前記ゲート電極は、前記ゲート酸化膜に接する下層が高 融点金属シリサイド、上層がポリシリコンからなる二層 20

前記ゲート電極の側面に形成された、ソース/ドレイン 拡散層を形成する際の前記LDD層への不純物イオンの 注入を阻止するためのサイドウォールと、

を有することを特徴とする半導体装置。

【請求項16】前記ゲート電極の上にストッパSiO。 が形成されている請求項15記載の半導体装置。

【請求項17】 前記髙融点金属シリサイドは、タング ステンシリサイド (WSi<sub>x</sub>)、モリブデンシリサイド (MoSi,)、タンタルシリサイド(TaSi,)及 びチタンシリサイド (TiSi、) のうちのいずれか一 つである請求項15記載の半導体装置。

【請求項18】 前記高融点金属シリサイドの膜厚は、 最大でも前記ポリシリコンの膜厚の3分の1である請求 項15記載の半導体装置。

【請求項19】 前記半導体装置は電界効果トランジス タであり、前記髙融点金属シリサイドの膜厚は、前記電 界効果トランジスタのしきい値電圧を所定の値に制御す ることができる厚さであり、前記ゲート電極全体の膜厚 40 は、ソース/ドレイン拡散層を形成する際の不純物イオ ンがチャネル領域に注入されるのを阻止することができ る程度に厚く、かつ、下層のゲート酸化膜に加える引っ 張り応力を十分抑えることができる程度に薄くしたもの である請求項15記載の半導体装置。

【請求項20】 前記ポリシリコンは、砒素(As)、 燐 (P) 及びボロン (B) のうちのいずれか一つ以上が ドービングされている請求項15記載の半導体装置。

【請求項21】 前記髙融点金属シリサイドは、髙融点 金属フッ化物とクロロシラン系化合物とを含む混合ガス

項15記載の半導体装置。

【請求項22】 前記半導体装置は、相補型MOS(C MOS) トランジスタである請求項15記載の半導体装

3

【請求項23】 チャネルの上にゲート酸化膜を介して 高融点金属シリサイド膜を成膜する工程と、

前記髙融点金属シリサイド膜の上にポリシリコン膜を成 膜する工程と、

前記髙融点金属シリサイド膜及びポリシリコン膜をエッ チングして所定形状にパターン化された、高融点金属シ 10 リサイド及びポリシリコンからなるゲート電極を形成す る工程と、

不純物イオンを注入してソース/ドレイン拡散層を形成 する工程と、

を具備することを特徴とする半導体装置の製造方法。

【請求項24】 前記半導体装置は電界効果トランジス タであり、前記髙融点金属シリサイドの膜厚は、前記電 界効果トランジスタのしさい値電圧を所定の値に制御す ることができる厚さであり、前記ゲート電極全体の膜厚 は、ソース/ドレイン拡散層を形成する際の不純物イオ ンがチャネル領域に注入されるのを阻止することができ る程度に厚く、かつ、下層のゲート酸化膜に加える引っ 張り応力を十分抑えることができる程度に薄くしたもの である請求項23記載の半導体装置の製造方法。

【請求項25】 前記高融点金属シリサイド膜は、高融 点金属フッ化物とクロロシラン系化合物とを含む混合ガ スを用いたCVD法により形成したものである請求項2 3 記載の半導体装置の製造方法。

【請求項26】 前記半導体装置は、相補型MOS(C MOS)トランジスタである請求項23記載の半導体装 30 譽の製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の製造方法に関する。詳しくは、ゲート電極を特定の構 造とすることにより、ゲート酸化膜と接する界面のゲー ト電極の仕事関数をシリコンのミッドギャップ近辺に制 御し、かつゲート酸化膜に加わる引っ張り応力を小さく 抑えることができる半導体装置及びその製造方法に係る ものである。

[0002]

【従来の技術】相補型MOS(CMOS)トランジスタ には、いわゆるバルク構造のものの他に、SOI(Si licon On Insulator) 構造のものが ある。SOI構造は素子同士の完全分離が容易であり、 更にソフトエラーの抑制、CMOSトランジスタに特有 のラッチアップの抑制が図られるなどの利点がある。と のため、シリコン活性層の厚さを500nm程度とした SOI構造のCMOSトランジスタLSIについて、比 較的早い段階から髙速化、髙信頼性化を図る試みがなさ 50 てn゚型のポリシリコンが用いられてきた。これは、前

れてきた。

【0003】近年、SOI構造の表面のシリコン層の厚 さを100nm程度にまで薄くし、また、チャネル不純 物濃度も比較的低めに制御して、シリコン活性層のほぼ 全体が空乏化するようにした、いわゆる完全空乏型のC MOSが現れている。CMOSをこのような完全空乏型 にすると、短チャネル効果の抑制やMOSトランジスタ の電流駆動能力の向上が図られるなど、優れた性能が得 られることが明らかとなってきた。

【0004】ところで、通常のエンハンスメント型MO Sトランジスタでは、多数のトランジスタを含む集積回 路全体の電力消費を抑えるために、ゼロバイアス(オフ の状態) でのドレイン電流をできるだけ小さくしたいと いう要請がある。このためには、しきい値電圧V.,,をあ る程度高くする必要がある。一方、MOSトランジスタ のドレイン-ソース間に加えた電源電圧のうちドレイン -ソースに有効に加わるのは、電源電圧からしきい値電 圧Vthを引いた値である。このため、しきい値電圧Vth を高くしすぎると効率が悪い。したがって、しきい値電 圧V+4の適正値は、0.5~1.0V程度であるとされ ている。しかし、主として髙温プロセスによく耐えると いう理由で従来から多用されてきたn゚ポリシリコン を、CMOSのゲート電極材料として用いる場合、nM OSトランジスタのしきい値電圧Vivを上記の適正範囲 にするには、チャネルの不純物濃度を約10<sup>17</sup>/cm³ 程度以上にしなければならず、したがってSOI構造の MOSトランジスタを完全空乏型にすることが難しくな

【0005】このため、完全空乏型のままでエンハンス メント型のMOSトランジスタを作成する方法として、 ゲート電極材料にp<sup>+</sup> ポリシリコン(B-DOPOS) を用いることが検討されている。しかし、例えば、nM OSのトランジスタに対しp<sup>†</sup> ポリシリコンをゲートに 用いると、チャネルがノンドーブの場合でしきい値電圧 V.,は約1.0Vであり、V.,をこれより下げるために はnMOSのチャネルに鱗(P)をドープするなどのカ ウンタードープを行わなければならない。しかし、この カウンタードープは、短チャネル効果を増大させるの で、LSIの微細化にとっては好ましくない。

【0006】したがって、結局、n゚ポリシリコンおよ びp・ポリシリコンのどちらをゲート電極とする場合に も、活性層が薄膜化する微細SOIデバイスに対して は、トランジスタのしきい値V.,,を0.5 V程度の適正 な値に制御するととは不可能である。また、部分空乏型 のトランジスタに対しても、チャネルの不純物濃度をい たずらに上昇させることは、ドレイン・リーク電流を増 加させることになるので、やはり好ましくない。

【0007】一方、微細化の進むバルクシリコンによる MOSトランジスタにおいても、ゲート電極の材料とし 述の髙温プロセスによく耐えるということの他に、チャ ネル・プロファイルが埋め込み型となるために移動度が 高くなり、デバイス動作を高速化できるからである。し かし、埋め込みチャネル型のMOSトランジスタは、微 細化が進むにつれて、短チャネル効果によってパンチス ルーが生じやすくなるという問題がある。

【0008】CMOSについては、更に、nMOSのし きい値電圧とpMOSのしきい値電圧の絶対値を等しく すること、すなわちしきい値電圧を対称化することが要 求される。従来のCMOSでは、前述の理由によりnM 10 OS、pMOSのいずれのゲート電極にもn<sup>+</sup>型のポリ シリコン膜を用いていた。この場合、nMOSとpMO Sのしきい値電圧Vょが非対称となるため、Vょを対称 化するために、通常はpMOSのチャネル領域に浅くボ ロン(B)をイオン注入し、両トランジスタのしきい値 電圧V.、をほぼ等しく設定している。しかし、このイオ ン注入により、基板表面の不純物濃度が上昇しキャリア 移動度が低下するので、動作の高速化には不利となる。 したがって、ゲート電極としてn\*型のポリシリコンの みを用いたのでは、nMOSトランジスタとpMOSト ランジスタの両方について、同時に、短チャネル効果に 強い表面チャネル型で、かつ動作が高速化なCMOSト ランジスタを形成することはできない。

【0009】このため、チャネル不純物濃度だけでな く、ゲート電極の仕事関数をも用いてしきい値電圧Vい を調整することが考えられ、この目的のためにnMOS トランジスタに対してはn<sup>+</sup> ポリシリコン、pMOSト ランジスタに対してはptポリシリコンをそれぞれ用い るデュアルゲートプロセスが検討されている。また、と のようにすると、両MOSトランジスタのしきい値電圧 Vthを対称化することもできる。これについては、たと えば、シンポジウム・オンVLSIテクノロジー(19 94年) 抄録集、演題番号2. 2を参照することができ

【0010】しかしながら、nMOSトランジスタとp MOSトランジスタで、ドーパントのタイプが異なるボ リシリコンをゲート電極として用いると、nMOSのn ・ポリシリコンゲートとpMOSのp・ポリシリコンゲ ートが接続する部分でそれぞれのゲート電極中の不純物 が相互に拡散するため、それぞれのゲート電極の仕事関 数が大きく変動し、このためしきい値電圧V.、も大きく 変動するという問題がある。かかる問題は、ゲート電極 の低抵抗化のためにポリシリコンの上層にタングステン シリサイド (WSi,)等のシリサイドを用いたときに 特に顕著となる。

【0011】図14は、このことを説明するための図で あり、同図左上のn MOSトランジスタ50 (ゲート電 極下層のポリシリコン51はn型)と同図右上のpMO Sトランジスタ52 (ゲート電極下層のポリシリコン5

すると、それぞれのトランジスタのゲート電極下層のポ リシリコンに含まれる異なるタイプのドーパントが、上 層のタングステンシリサイド層55、56を通って相互 に拡散するため、ポリシリコン51及び53の仕事関数

が変動する。これは、シリサイド中のドーパントの拡散 係数が非常に大きいことによるものである。

【0012】このことから、パルクシリコンによるCM OSデバイスにおいても、やはり両トランジスタのゲー ト電極にドーバントのタイプが異なるポリシリコンを用 いるのではなく、シリコンのバンドギャップの中央(ミ ッドギャップ) 近辺に仕事関数を有する同一タイプのゲ ート電極を用いることが検討されている。具体的には、 シリコンのミッドギャップ近辺に仕事関数を有するもの が多い高融点金属シリサイドがゲート電極材料として注 目されており、中でもモリブデンシリサイド(MoSi **、)やタングステンシリサイド(WSⅰ、)などは、S** iO、と直接反応しないので、ゲート耐圧を大きく劣化 させることがなく、ゲート電極材料として特に注目され ている。図15は、タングステンシリサイド (WS i、)60を単層のゲート電極として用いたMOSトラ ンジスタの例である。この場合、一方のMOSトランジ スタのみを図示しているが、CMOSを構成する他方の

[0013]

【発明が解決しようとする課題】ところで、ゲート電極 は、ソース及びドレインの拡散層(以下「ソース/ドレ イン拡散層」という。)を自己整合によるイオン注入で 形成する場合において、ゲート電極直下のチャネルにイ オンが注入されるのを阻止するという重要な役割を果た す。このためゲート電極は、自己整合で拡散層を形成す るのに十分なだけの膜厚とすることが必要となる。図1 5に示すタングステンシリサイド60のゲート電極も、 この点を考慮して十分な厚さ、例えば150nm以上と することが必要である。

MOSトランジスタにも同じ単層のタングステンシリサ

イドをゲート電極として用いている。

【0014】しかしながら、一方で、高融点金属シリサ イドは成膜後において10°Paというオーダーの大き な内部応力を持つものが多い。このように大きな内部応 力を持つ材料を、自己整合による拡散層を形成できる程 度の膜厚でゲート電極として形成すると、下地のゲート 酸化膜に対して大きな引っ張り応力を印加することにな る。その結果、ゲート酸化膜に加わる引っ張り応力によ るリーク電流や界面電荷が増大するという問題が生じ、 集積回路全体の信頼性低下につながってしまう。

【0015】本発明は上記事情に基づいてなされたもの であり、ゲート電極に仕事関数がシリコンのミッドギャ ップ付近にある材料を用いた場合でも、イオン注入によ る自己整合拡散層を形成する際のイオンがチャネルに注 入されるのを阻止することができる程度にゲート電極を 3はp型)を接触させて同図下側のCMOS54を形成 50 厚くでき、かつ、ゲート酸化膜に過剰な引っ張り応力を 20

7

加えることのない半導体装置及びその製造方法を提供することを目的とする。

[0016]

【課題を解決するための手段】上記の目的を達成するための第1の発明は、チャネルの上にゲート酸化膜を介して形成されたゲート電極を有する半導体装置において、前記ゲート電極は、前記ゲート酸化膜に接する下層が高融点金属シリサイド、上層がポリシリコンからなる二層構造であることを特徴とする。

【0017】上記の目的を達成するための第2の発明は、チャネルの上にゲート酸化膜を介して形成されたゲート電極を有する半導体装置において、前記ゲート電極を、前記ゲート酸化膜に接する下層が高融点金属シリサイド、中層が金属窒化物、上層がポリシリコンからなる三層構造としたことを特徴とする。上記の目的を達成するための第3の発明は、チャネルの上にゲート酸化膜を介して形成されたゲート電極を有し、かつ、チャネルの両端部にLDD層を有する半導体装置において、前記ゲート電極は、前記ゲート酸化膜に接する下層が高融点金属シリサイド、上層がポリシリコンからなる二層構造であり、前記ゲート電極の側面に形成された、ソース/ドレイン拡散層を形成する際の前記LDD層への不純物イオンの注入を阻止するためのサイドウォールとを有することを特徴とする。

【0018】上記の目的を達成するための第4の発明である半導体装置の製造方法は、チャネルの上にゲート酸化膜を介して高融点金属シリサイド膜を成膜する工程と、前記高融点金属シリサイド膜の上にポリシリコン膜を形成する工程と、前記高融点金属シリサイド膜及びポリシリコン膜をエッチングして所定形状にパターン化された高融点金属シリサイド及びポリシリコンからなるゲート電極を形成する工程と、不純物イオンを注入してソース/ドレイン拡散層を形成する工程とを具備することを特徴とする。

【0019】前記第1乃至第4の発明において、高融点金属シリサイドは、タングステンシリサイド(WSi,)、モリブデンシリサイド(MoSi,)、タンタルシリサイド(TaSi,)及びチタンシリサイド(TiSi,)のうちから選択することができる。また、ボリシリコンは、砒素(As)、燐(P)及びボロン(B)のうちのいずれか一つ以上がドービングされていてもといる。また、ボ

(B)のうちのいすれか一つ以上がドーピングされていてもよい。更に、高融点金属シリサイドは、例えば、高融点金属フッ化物とクロロシラン系化合物とを含む混合ガスを用いたCVD法により形成する。

比較的小さいポリシリコンを形成することにより、ゲート電極全体の膜厚を、自己整合によるソース/ドレイン 拡散層形成の際にチャネル部分に不必要な不純物イオン が注入されるのを防止するのに十分な厚さとすることが

が注入されるのを防止するのに十分な厚さとすることができる。また、内部応力の大きい高融点金属シリサイドの膜厚を十分な薄さに形成することができるので、ゲート酸化膜に印加される引っ張り応力は小さくなる。

【0021】第2の発明は、ゲート電極を、下層が高融点金属シリサイド、中層が金属窒化物、上層がポリシリコンという三層構造としたことにより、第1の発明の作用及び効果に加え、更に、上層のポリシリコンに不純物を導入して導体化した場合に、その不純物が下層の高融点金属シリサイドへ拡散されるのを中層の金属窒化物によって阻止することができるので、下層の高融点金属シリサイドの仕事関数の変動を有効に抑えることができる。

【0022】第3の発明は、前記より、サイドウォール を設けることにより、第1の発明の作用及び効果を育す る、例えばLDD構造のMOSトランジスタを実現する ことができる。第4の発明は、ゲート電極のうちゲート 酸化膜に接する下層を高融点金属シリサイドとすること により、しきい値電圧に影響を与える仕事関数をシリコ ンのミッドギャップ付近に制御できるので、例えば電界 効果トランジスタのしきい値電圧Vょ。を適正な値に制御 できる。また、この高融点金属シリサイドの上に内部応 力の比較的小さいポリシリコンを形成することにより、 ゲート電極全体の膜厚を、自己整合によるソース/ドレ イン拡散層形成の際にチャネル部分に不必要な不純物イ オンが注入されるのを阻止するのに十分な厚さとするこ とができる。また、内部応力の大きい高融点金属シリサ イドの膜厚を十分な薄さに形成することができるので、 ゲート酸化膜に印加される引っ張り応力は小さくなる。 [0023]

【発明の実施の形態】以下に図面を参照して、本発明の 実施形態について説明する。前述のように、ゲート電極 として用いる材料の仕事関数は、ゲートのしきい値電圧 V., に影響を及ぼすが、その影響は、ゲート電極のうち ゲート酸化膜と接する非常に薄い部分の仕事関数でほぼ 決まる。一方、ゲート電極がゲート酸化膜に印加する引 40 っ張り応力は、ゲート電極材料の内部応力とその厚さに 依存する。したがって、ゲート電極材料として内部応力 の小さいものを用いれば、ゲート酸化膜に印加される引 っ張り応力を小さくでき、かつ、自己整合による拡散層 形成の際にチャネル部分に不必要な不純物イオンが注入 されるのを阻止できる程度の膜厚とすることができる。 このような点に着目し、ゲート電極のうち、ゲート酸化 膜と接する薄い部分にはシリコンのミッドギャップ近辺 に仕事関数を有する髙融点金属シリサイドを用いること とし、その上に内部応力の小さいポリシリコンを、自己

8

10

純物イオンが注入されるのを阻止できる程度の厚さにま で形成し、とれら両者を併せてゲート電極とする。

【0024】図1は、CMOS等の半導体装置で用いら れる本発明の第1実施形態のゲート電極の構造を示した 断面図である。但し、図1のゲート電極の構造は、nM OS、pMOSで共通するため、特に両者を区別してい ない。図1のMOSトランジスタはバルク状のシリコン 基板10の上に形成されている。ゲート電極11は、シ リコン基板10の上部に、SiO、からなるゲート酸化 膜12を間に介して形成されている。ゲート電極11 は、下層のタングステンシリサイド (WSix) 13と 上層のポリシリコン14の二層からなっている。したが って、ゲート電極11のうち、ゲート酸化膜12と接し ているのは、タングステンシリサイド13である。ま た、上層のポリシリコン14には、砒素(As)を5× 10<sup>1</sup>1/cm<sup>1</sup>のドーズ量でドープしてあり、不純物濃 度を約4. 2×10<sup>10</sup>/cm<sup>3</sup> 程度としてある。これに より、ポリシリコン14は完全に導体となっている。

【0025】ゲート電極11の周囲及び上層には層間絶縁膜15が形成されている。また、図1の両端部には、隣り合う素子との電気的な分離のためのLOCOS法による素子分離領域16が示してある。尚、図1では、ゲート電極11の左右両側のシリコン基板10中に形成されるソース/ドレイン拡散層は省略してある。後述の図2及び図3においても同様である。

【0026】ゲート電極11を構成する二層のうち、下層のタングステンシリサイド13の膜厚は例えば30nm、上層のポリシリコンの膜厚は例えば120nm、合計で150nmとする。この程度の膜厚があれば、自己整合によるソース/ドレイン拡散層形成の際に、不純物イオンが下層のチャネルに注入されるのを有効に阻止することができる。

【0027】一方、タングステンシリサイドの内部応力は、出来上がりで約10°Pa程度であり、ボリシリコンのそれと比べる1桁程度大きい。このようなタングステンシリサイドを仮に150nm程度の膜厚に堆積すると、その内部応力に起因して下層のゲート酸化膜12には非常に大きな引っ張り応力が印加され、ゲート酸化膜におけるリーク電流や界面電荷が増大する。しかしながち、タングステンシリサイド13の膜厚を、上記のように30nm程度に抑えると、これは通常のボリシリコンゲートの膜厚の10分の1程度の薄さであり、この上に120nmのポリシリコン14を形成したとしても、ゲート電極11全体としての内部応力は、一般のボリシリコンゲートの場合と同程度に抑えることができる。

サイド13の膜厚の上限は許容できる内部応力の大きさ、及び上に積層するポリシリコン14の膜厚にも依存するが、大体100nm程度に抑えるのが望ましいまた、上記では、タングステンシリサイド13の上に形成するポリシリコンの膜厚を120nm程度としたが、ゲート電極全体の厚さが薄くなりすぎると、後述するLDDのためのサイドウォールの形成が困難となり、また、拡散層形成の際の不純物イオンを遮蔽する効果も低下する。かかる観点から、ボリシリコンの膜厚は望ましくは120nm、少なくとも90nm程度とすることが必要である。したがって、タングステンシリサイド13の膜厚を30nmとした場合には、ボリシリコン14の膜厚はその3倍以上ということになる。

【0029】タングステンシリサイドのような高融点金属シリサイドの仕事関数は、シリコンのミッドギャップ近辺に位置している。したがって、ゲート酸化膜12と接する部分にタングステンシリサイドを用いてMOSトランジスタのゲート電極を形成すれば、チャネル領域にそれほど大量の不純物を導入しなくても、トランジスタのしきい値電圧V<sub>th</sub>を0.5 V程度の適当な値に調整することができる。尚、タングステンシリサイドは、ノンドープでもよいし、砒素(As)、燐(P)、ボロン(B)等の不純物をドーズ量1×10<sup>11</sup>/cm²以上でドープして、その仕事関数を制御してもよい。

【0030】とのため、かかるMOSトランジスタを用いてCMOSを構成した場合には、nMOSトランジスタを用なとpMOSトランジスタのしきい値電圧を容易に対称化できるという利点がある。ポリシリコンによるゲート電極を用いた従来のMOSトランジスタでは、しきい値電圧Vthをたとえば約0.6 Vとするためには、チャネル不純物濃度を10<sup>17</sup>/cm³のオーダー以上に高めることが必要であった。これに対し、ゲート酸化膜12と接する部分にタングステンシリサイドを用いると、ゲートがノンドーブ状態でもチャネル不純濃度は10<sup>16</sup>/cm³のオーダー以下で十分である。このとき、電子の移動度は、不純物による散乱が少なくなる分大きくなり、その結果、MOSトランジスタの電流駆動能力を高めることができる。

【0031】ところで、ゲート酸化膜のSiO,中のO原子は、タングステンシリサイド(WSi、)膜の中のW原子よりもSi原子とより強く結合する。したがって、タングステンシリサイド中のSi原子の結合手がいかに多くゲート酸化膜中のO原子と結合できるかが、タングステンシリサイドのゲート酸化膜に対する密着性に大きく関係する。タングステンシリサイドを成膜する一般的な方法は、たとえば六フッ化タングステン(WF。)/シラン(SiH。)混合系ガスを用いる、いわゆるシラン還元CVD法である。しかし、シラン還元CVD法である。しかし、シラン還元CVD法である。しかし、シランプで

40

は、シラン還元CVD法で成膜されたタングステンシリサイドには、通常、 $10^{10}$ /cm³ものオーダーのF原子が含有されており、ゲート酸化膜( $SiO_2$ )のO原子と結合すべきSi原子の結合手がF原子で消費されているためと考えられる。

【0032】そこで、本実施形態では、一般的なシラン 還元CVD法ではなく、高融点金属フッ化物とクロロシラン系化合物とを含む混合ガスを用いたCVD法で、高融点金属シリサイドであるタングステンシリサイドを成膜する。具体的には、六フッ化タングステンシリサイドを成度する。具体的には、六フッ化タングステンシリサイドを成ける。シクロロシラン還元CVD法によって、カリンを用いる。ジクロロシラン還元CVD法によって成膜されたタングステンシリサイドは、おそらくその成膜温度の高さによる結晶性のよさに起因して、シラン還元CVD法によるタングステンシリサイドよりも下原子の取り込み量が3桁も低く(1×10"/cm 程度)、このため、Si原子の有効な結合手が下原子に消費される割合が少なくなる。

【0033】 このように、本実施形態では、一般に用い 20 られるシラン還元CVD法ではなく、ジクロロシラン還元CVD法を用いてタングステンシリサイドを成膜することにより、ゲート酸化膜に対する密着性を向上させることができる。しかも、タングステンシリサイド(WSi。)のW原子に対するSi原子の組成比xを2.7以上、望ましくは3.0以上として化学量論的組成よりもSiリッチとすることにより、厚さ10nmレベルのゲート酸化膜の耐圧も良好に維持することができる。しかも、CVD法による成膜は、スパッタリング成膜と異なり、ステップカバレジに優れ、イオン照射損傷も少ない 30ので、段差部分での抵抗上昇やゲート絶縁膜の絶縁耐圧劣化も抑制できる。

【0034】図2は、CMOS等の半導体集積回路で用 いられる本発明の第2実施形態のゲート電極の構造を示 した断面図である。同図において、図1と同一の部分に ついては同一符号を付すことにより、その詳細な説明を 省略する。図2の構造で図1と異なるのは、ゲート電極 11の上にストッパSiO、18を形成したこと、ゲー ト電極11およびストッパSi〇、18の側壁にポリシ リコンからなるサイドウォール19を設けた点である。 【0035】ストッパSiO、18の膜厚は、例えば1 50nmとする。この程度の膜厚のSiO、をゲート電 極11の上に形成しておくことにより、nMOS, pM OSのいずれに対しても、拡散層形成のために高濃度の イオン注入を行った後もゲート電極11中の不純物濃度 に影響が及ばないようにすることができる。これによ り、タングステンシリサイド13の中の不純物のタイプ や濃度を一定に維持することができ、その結果、仕事関 数も一定に保たれる。尚、タングステンシリサイドは、 ノンドープでもよいし、砒素(As)、燐(P)、ボロ 12 ン (B) 等の不純物をドーズ量 1 × 1 0 <sup>13</sup> / c m² 以上

でドープして、その仕事関数を制御してもよい点は、第 1実施形態の場合と同様である。

【0036】サイドウォール19は、LDD (Ligh tly Doped Drain)スペーサとしての役 割を果たす。すなわち、サイドウォール19は、拡散層 のイオン注入を行う際にLDD層に余分な不純物が注入 されるのを防止する。また、後述のように被酸化特性が 向上し、その結果ゲート電極が酸化雰囲気にさらされて もタングステンシリサイドの異常酸化を防止できるとい う効果もある。サイドウォール19の厚さは、例えば約 150nmとする。拡散層形成のためのイオン注入を行 うときには、チャネリングを防止するために、通常はス テップカバレジのよいHTO (High Temper ature Oxide)やSi基板の酸化による酸化 膜(図示せず)を形成しておくことが必要となる。サイ ドウォール19を形成しておくことにより、これらの膜 を形成するときにタングステンシリサイドが酸化される のを防止することができるという利点がある。

【0037】図3は、CMOS等の半導体集積回路で用いられる本発明の第3実施形態のゲート電極の構造を示した断面図である。同図において、図1及び図2と同一の部分については同一符号を付すことにより、その詳細な説明を省略する。図3の構造で図1と異なるのは、タングステンシリサイド13とポリシリコン14の界面に、薄い窒化タングステン膜20の厚さは約3nmである。窒化タングステン膜20を設ける目的は、ポリシリコン14内の不純物がタングステンシリサイド13へ拡散するのを防止することである。

【0038】タングステンシリサイド12はノンドープでもよいし、砒素(As)や燐(P)などの不純物を例えば10<sup>13</sup>/cm²程度のドーズ量でドープして、その仕事関数を適当な値に制御するようにしてもよい。尚、本実施形態の構造では図2のようなストッパSiO,18は形成しないので、ポリシリコン14は、予め不純物をドープしておかなくても、ソース/ドレイン拡散層(図示せず)を形成する際に自動的にドープされることになり、結果として導体化される。このとき、ポリシリコン14とタングステンシリサイド13とでドーパントのタイプ及び濃度が異なる場合があるが、両者の間に介在する薄い窒化タングステン膜20によって厚さ方向における不純物の拡散が抑えられるので、ゲート酸化膜12とタングステンシリサイド13の界面部分の仕事関数は、予め規定した通りの値に維持される。

【0039】次に、本発明に係るゲート電極を有する半導体装置の製造方法ついて説明する。尚、ここでは、図2に示した構造のゲート電極を有する半導体装置の製造方法について、図4~図13を参照しながら順を追って50説明する。但し、説明の便宜上、図2で用いた符号とは

形成する。

別の符号を用いる。まず、図4に示すように、シリコン 基板30上にLOCOS法を用いて素子分離領域31を 形成する。また、図示しないが、例えば基板がn型シリ コンの場合であれば、nMOSトランジスタを作成する ための領域としてp型のウェルを形成する。シリコン基 板30の上には、SiO,からなるゲート酸化膜32を

【0040】次に、ゲート酸化膜32の上に、タングス テンシリサイド33を形成する。膜の厚さは約30nm である。尚、ゲート酸化膜32の上に直接成膜するとの タングステンシリサイド33の成膜工程では、前述のよ うに六フッ化タングステン(WF。) とジクロロシラン (SiH, Cl, )を含む混合ガスを用いたCVD法 (ジクロロシラン還元CVD法)を用いて、タングステ ンシリサイド33をSiリッチ(WSi<sub>\*</sub>で、望ましく はx=3以上)にする。これにより、前述のようにタン グステンシリサイド33のゲート酸化膜32に対する密 着性を向上させることができる。このときの成膜条件 は、Cold-Wall型のLP-CVD装置を用い、 温度680℃、圧力40Paのもとで、反応ガスとして SiH, Cl, WF, Are, Ench 160sc cm、1.6sccm、100sccmの流量で流す。 【0041】続いて、ポリシリコン34を形成する。膜 の厚さは約120nmである。このときの成膜条件は、 Hot-Wall型のLP-CVD装置を用い、温度6 25℃、圧力20Paのもとで、反応ガスとしてSiH ▲ を400sccmの流量で流す。図5は、ゲート酸化 膜32の上にタングステンシリサイド33、ポリシリコ ン34を形成した状態を示している。この二つの層が、 後述のようにゲート電極となる。次に、図6に示すよう に、不純物イオンのイオン注入を行う。この工程はゲー ト電極となるポリシリコン34を導体化するために行わ れる。不純物としては例えば燐(P)を用い、これを加 速電圧15keV、ドーズ量約5×10<sup>1</sup>1/cm<sup>2</sup>でイ オン注入する。これによってポリシリコン34は、ほぼ 導体となる。

【0042】続いて、ポリシリコン34の上にストッパ SiO,を形成するためのSiO,膜35を形成する。 図7はSiO、膜35を形成した状態を示す。この成膜 工程には例えば常圧CVD法を用い、膜厚は約150n mとする。次に、図8に示すように、SiO、膜35の 上にレジストを塗布し、フォトリソグラフィでゲート電 極の最終的な形状に基づいてパターニングを行い、レジ ストマスク36を形成する。そしてSi〇、を、このレ ジストマスク36に基づいてエッチング加工する。この エッチング加工は、例えばマグネトロン型エッチャーを 用いて、温度20℃、圧力2. 7Pa、RF出力100 OWの条件下で、反応ガスとしてCHF,を45scc mの流量で流しながら行う。その後レジストマスク36 を除去すると、図9に示すように、ゲート電極の形状に 50 を10秒として、Ar雰囲気中でRTA(Rapid

14

パターン化されたSiO、膜35aが得られる。 【0043】続いて、図9に示したパターン化されたS iO、膜35aをマスクとして、ポリシリコン34、タ ングステンシリサイド33をエッチングする。このエッ チング加工は、例えば温度20℃、圧力0.4Paのも とでECRプラズマエッチャーを用いて行い、RF出力 は第1ステップで80♥、第2ステップで30♥とす る。反応ガスとしては、例えばC1、及びO、を用い、 それぞれ75sccm、5sccmの流量で流す。これ により、図10に示すようにSiO、膜35aと同一パ ターンのポリシリコン34a及びタングステンシリサイ ド33aが得られ、これらがゲート電極37となる。 【0044】次に、LDD層(図示せず)への不純物の 導入を行う。との場合、CMOSのn MOSトランジス タとpMOSトランジスタのそれぞれに、レジストマス クによりイオンを打ち分ける。LDD層を設けることに より、ドレイン端部での空乏層内の電界が弱められ、ホ ットエレクトロン効果を抑制することができる。LDD 層へ不純物を導入した後は、図11に示すように、ゲー ト電極37の側面にサイドウォール38を形成する。サ イドウォール38を設ける目的は、主としてソース/ド レイン拡散層を形成する際にその不純物がサイドウォー ル38の下層のLDD層に注入されるのを防ぐためであ る。これに加え、ポリシリコンのサイドウォールによっ てタングステンシリサイド等の髙融点金属シリサイドを 完全に囲むことによって、タングステンシリサイドにつ いては酸化雰囲気に直接さらされなくなる。このため、 ゲート電極全体での被酸化特性は向上し、その結果、H TO膜を形成する場合などにゲート電極が酸化雰囲気に さらされても、タングステンシリサイドの異常酸化は防 止され、表面モホロジー(Morphology)の劣 化を抑制できる。サイドウォール38は、まずポリシリ コンを全面に堆積し、その後異方性エッチング加工でエ ッチバックすることによって形成される。

【0045】その後、不純物をイオン注入することによ り、ソース/ドレイン拡散層を形成する。このとき、図 12に示すように、CMOSのpMOSトランジスタを 形成する場合には例えば二フッ化ボロン(BF、)イオ ンを、nMOSトランジスタを形成する場合には例えば 40 砒素(As)イオンをイオン注入する。この場合、nM OSトランジスタとpMOSトランジスタのうち一方に 不純物を注入するときは他方の上部をフォトレジスト3 9でマスクすることによりそれぞれのイオンを打ち分 け、それぞれを所定の導電型とする。尚、フォトレジス ト39は、不要となった段階で除去する。

【0046】以上の各層の形成が終わったら、不純物を 導入したゲート電極37、LDD層、ソース/ドレイン 拡散層などの不純物を活性化するための熱処理を行う。 そのときの条件は、例えば温度を1000℃、処理時間 Thermal Annealing)処理を行う。その後は通常のプロセスにて、図13に示すように、層間絶縁膜40の堆積、コンタクトホール41の形成、メタル42によるコンタクトホールの穴埋め、配線43の形成などを順次行って、図2に示す構造のLDD層及びゲート電極のサイドウォールを有するCMOSデバイスが完成する。

【0047】尚、図1に示した構造のゲート電極を有するCMOSデバイスの場合には、上で説明した製造方法のうち、ストッパSiO235aを形成する工程、LDD層を形成する工程、サイドウォール38を形成する工程を省けばよい。一方、図3に示した構造のゲート電極を有するCMOSデバイスの場合には、上の図5で示したタングステンシリサイド33を形成した後ポリシリコン34を形成する前に、タングステンシリサイド33を直接に窒化する処理を行うととによって、図3に示す約3nmの窒化タングステン(WN、)膜20を得ることができる。このときの処理条件は、例えばNH、雰囲気中で、温度を850℃、処理時間を60秒としてRTA処理を行う。

【0048】図3に示すような窒化タングステン膜20をタングステンシリサイド13とポリシリコン14の間に挿入することにより、ソース/ドレイン拡散層を形成する際の不純物イオンがタングステンシリサイド13にまで注入されない限り、ポリシリコン14側の不純物がタングステンシリサイド13側へ拡散するのを窒化タングステンシリサイド13側へ拡散するのを窒化タングステン膜20によって阻止することができる。とのため、タングステンシリサイド13の仕事関数が不純物の拡散によって変動するのを有効に防止することができる。

【0049】尚、上記では、図6との関連で説明したように、ゲート電極37の上層のポリシリコン34に燐(P)をドーピングすることによって導体化したが、これは他の不純物、例えば砒素(As)やボロン(B)であってもよい。また、上記では、図5との関連で説明したように、ゲート電極37の下層のタングステンシリサイド33aの膜厚を30nm、上層のポリシリコンシリコン34aの膜厚を120nm、サイドウォール38の厚さを150nmとしたが、これらは個々のデバイスの所望の性能、目的、特性などに応じて適宜変更すべきことは言うまでもない。また、上記では、いわゆるバルクシリコン基板上に形成されるCMOSデバイスを例にとって説明したが、SOI構造のCMOSデバイスについても本発明を適用することができる。

【0050】更に、上記では、髙融点金属シリサイドとしてタングステンシリサイド( $WSi_*$ )を用いた場合を説明したが、他の髙融点金属シリサイド、例えばモリブデンシリサイド( $MoSi_*$ )、タンタルシリサイド( $TaSi_*$ )、チタンシリサイド( $TiSi_*$ )などのように、下地となる $SiO_*$  膜と反応しないものを用 50

いてゲート電極の下層部分を形成した場合でも同様の効果、すなわち、適正な仕事関数、CMOSのpMOSトランジスタとnMOSトランジスタのしきい値電圧Vinの対称化、ゲート酸化膜との密着性、自己整合による拡散層形成の際にチャネル部分に不必要な不純物イオンが注入されるのを阻止できる程度の膜厚の確保及びゲート酸化膜に印加する引っ張り応力の軽減という効果が得られる。

[0051]

【発明の効果】以上説明したように、本発明によれば、 ゲート電極のうちゲート酸化膜に接する下層を高融点金 属シリサイドとずることにより、しきい値電圧に影響を 与える仕事関数をシリコンのバンドギャップの中央付近 に制御でき、しきい値電圧を適正な値に制御することが できる。また、この髙融点金属シリサイドの上に内部応 力の比較的小さいポリシリコンを形成することによって ゲート電極全体を十分な膜厚とすることができるので、 自己整合によるソース/ドレイン拡散層を形成する際に ゲート直下のチャネル部分に不純物イオンが注入される 20 のを有効に防止することができる。一方、内部応力の大 きい高融点金属シリサイドの膜厚を十分な薄さに形成す ることができるので、ゲート酸化膜に印加される引っ張 り応力は小さくなり、その結果リーク電流や界面電荷の 増大が抑えられるので、デバイスの信頼性を高めること ができる。また、しきい値電圧に影響を与えるゲート電 極の酸化膜との界面付近の仕事関数とゲート電極の厚さ などのサイズとを別々に設計できるので、プロセス選択 の自由度が増す。更に、ポリシリコンのサイドウォール によって高融点金属シリサイドを囲むことにより、高融 30 点金属シリサイドが酸化雰囲気に直接さらされなくなる ので、ゲート電極全体の被酸化特性が向上し、その結 果、ゲート電極が酸化雰囲気にさらされても、高融点金 属シリサイドの異常酸化が防止され、表面モホロジー (Morphology) の劣化を抑制できる。

【図面の簡単な説明】

【図1】半導体装置で用いられる本発明の第1実施形態のゲート電極の構造を示した断面図である。

【図2】半導体集積回路で用いられる本発明の第2実施 形態のゲート電極の構造を示した断面図である。

【図3】半導体集積回路で用いられる本発明の第3実施 形態のゲート電極の構造を示した断面図である。

【図4】図2に示した構造のゲート電極を有する半導体 装置の製造方法を説明するための断面図であり、シリコン基板30上にLOCOS法を用いて素子分離領域31 を形成した状態を示している。

【図5】図2に示した構造のゲート電極を有する半導体 装置の製造方法を説明するための断面図であり、ゲート 酸化膜32の上にタングステンシリサイド33、ポリシ リコン34を形成した状態を示している。

- 【図6】図2に示した構造のゲート電極を有する半導体

装置の製造方法を説明するための断面図であり、ポリシ リコン34を導体化するために不純物イオンのイオン注 入を行っている状態を示している。

【図7】図2に示した構造のゲート電極を有する半導体 装置の製造方法を説明するための断面図であり、SiO ,膜35を形成した状態を示している。

【図8】図2に示した構造のゲート電極を有する半導体 装置の製造方法を説明するための断面図であり、SiO , 膜35の上にレジストを塗布し、フォトリソグラフィ でゲート電極のパターンに基づいてパターニングを行 い、レジストマスク36を形成した状態を示している。

【図9】図2に示した構造のゲート電極を有する半導体 装置の製造方法を説明するための断面図であり、ゲート 電極の形状にパターン化されたSiO,膜35aを形成 した状態を示している。

【図10】図2に示した構造のゲート電極を有する半導体装置の製造方法を説明するための断面図であり、ポリシリコン34a及びタングステンシリサイド33aをSiO, 膜35aと同一パターンに加工してゲート電極37を得た状態を示している。

【図11】図2に示した構造のゲート電極を有する半導体装置の製造方法を説明するための断面図であり、サイドウォール38を形成した状態を示している。

【図12】図2に示した構造のゲート電極を有する半導体装置の製造方法を説明するための断面図であり、不純物をイオン注入してソース/ドレイン拡散層を形成する様子を示している。

【図13】図2に示した構造のゲート電極を有する半導体装置の製造方法を説明するための断面図であり、層間 絶縁膜40の堆積、コンタクトホール41の形成、メタ 30 ル42によるコンタクトホールの穴埋め、配線43の形\*

\* 成を行った状態を示している。


【図14】nMOSトランジスタとpMOSトランジスタで、ドーパントのタイプが異なるポリシリコンをゲート電極として用いた場合にそれぞれのゲート電極の仕事関数が大きく変動することを説明するための図である。

【図15】タングステンシリサイド(WSi、)60を 単層のゲート電極として用いた従来のMOSトランジス タの断面図である。


#### 【符号の説明】

- 10 10,30 シリコン基板
  - 11,37 ゲート電極
  - 12,32 ゲート酸化膜(SiO<sub>2</sub>)
  - 13, 33, 33a, 55, 56 タングステンシリ サイド(♥Si<sub>x</sub>)
  - 14, 34, 34a, 51, 53 ポリシリコン
  - 15 層間絶縁膜(SiO<sub>2</sub>)
  - 16,31 LOCOSによる素子分離領域
  - 18, 35, 35a ストッパSiO<sub>2</sub>
  - 19 サイドウォール
- 20 20 窒化タングステン(WN、)
  - 36 レジストマスク
  - 38 サイドウォール
  - 39 フォトレジスト
  - 40 層間絶縁膜
  - 41 コンタクトホール
  - 42 メタル
  - 43 配線
  - 50 nMOSトランジスタ
  - 52 pMOSトランジスタ
  - 54 CMOS
  - 60 タングステンシリサイド単層ゲート電極


【図1】




[図4]



[図2]





30:シリコン基板

